식각기술
| 기술명 | T-gate가 형성된 전자소자의 gate recess를 위한 절연막(SiO2) 건식식각공정기술 | ||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 요약 | ㆍ 그림과 같은 구조를 갖는 전자소자에서 gate recess 공정 전 절연막 식각 시 아래의 두 기술은 필수적이다. - 나노패턴의 건식식각 데미지 최소화 (lift off 시 잔여 resist 없이 T-gate 모양유지를 위함) - 바닥면에서 gate recess를 위한 wet etching에 방해될 수 있는 잔류물의 부재 ㆍ 본 공정기술은 20nm gate foot을 갖는 소자까지 gate recess가 완료된 T-gate 구조물을 구현하는 것에 성공하였다. ㆍ 본 기술은 epi.의 구조, 절연박막의 특성, 패터닝의 상태에 따라 조건의 조절이 필요할 수 있다. |
||||||||||||||||||||
| 결과 | ㆍ 20nm의 gate foot을 갖는 소자까지 gate recess 공정까지 완료 | ||||||||||||||||||||
| 사진 | [ T-gate용 나노패턴에서의 gate recess 공정 ]
[ Gate recess 공정완료 후 단면분석 ]
|
||||||||||||||||||||
| 기술적가치 | ㆍ Gate recess 공정을 가능하게 함(HEMT 소자의 성능향상에 기여) | ||||||||||||||||||||
| 활동분야 | ㆍ 전자소자(HEMT) 분야 ㆍ Nano-electronics |
||||||||||||||||||||
| 기술관련문의 | ㆍ 공정서비스지원실 최재원 선임연구원 (031-546-6220, jaewon.choi@kanc.re.kr) | ||||||||||||||||||||
